

(TRANSLATION)

Japanese Patent Publication No. 10-294736
Publication Date : November 4, 1998

Application No.: 9-101265

Filing Date : April 18, 1997

Applicant : NEC Corporation

Inventor (s) : ICHIKAWA TAKESHI

Title of the Invention :
PRIORITY ARBITRARY ALLOCATING METHOD IN ATM CELL
BUFFER CIRCUIT AND ATM EXCHANGE

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-294736
(43)Date of publication of application : 04.11.1998

(51)Int.Cl.

H04L 12/28
H04Q 3/00
H04Q 11/04

(21)Application number : 09-101265
(22)Date of filing : 18.04.1997


(71)Applicant : NEC CORP
(72)Inventor : ICHIKAWA TAKESHI

(54) PRIORITY ARBITRARY ALLOCATING METHOD IN ATM CELL BUFFER CIRCUIT AND ATM EXCHANGE

(57)Abstract:

PROBLEM TO BE SOLVED: To add services in an optional delay quality class, without affecting the service in the process of execution by deciding read priority, based on a delay quality class setting table which sets a cell read priority for every cell read priority class number and a state control table.

SOLUTION: A read-controlling part 108 is provided with a delay quality class setting table that decides cell read priority in each cell read priority class number. Also, time slots which change the delay quality class setting table and time slots which select a queue 106 that sends a cell to a switching part 102 are provided in a time division way, within a cell transmission time from each input buffer part 105 to the part 102. A read-controlling part 108 selects a queue 106 that has a high cell read priority which has been set on the delay quality class setting table, reads a cell from the selected queue 106 and sends it.



LEGAL STATUS

[Date of request for examination] 18.04.1997
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number] 2865139
[Date of registration] 18.12.1998
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-294736

(43) 公開日 平成10年(1998)11月4日

(51) Int.Cl.⁶

識別記号

F I

H 0 4 L 12/28

H 0 4 L 11/20

G

H 0 4 Q 3/00

H 0 4 Q 3/00

11/04

11/04

Q

審査請求 有 請求項の数 3 O L (全 6 頁)

(21) 出願番号

特願平9-101265

(22) 出願日

平成9年(1997)4月18日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 市川 健

東京都港区芝五丁目7番1号 日本電気株式会社内


(74) 代理人 弁理士 後藤 祥介 (外2名)

(54) 【発明の名称】 A T Mセルバッファ回路及びA T M交換機における優先順位任意割付方法

(57) 【要約】

【課題】 装置の持っている遅延品質クラスを全て使わずにサービスを行っている状態で新たな遅延品質クラスのサービスを追加する場合に、既存の遅延品質クラスに対してどのような位置づけとなる遅延品質クラスのサービスであっても既存のサービスを停止させることなくサービス追加を行うことの出来るA T Mセルバッファ回路及びA T M交換機における優先順位任意割付方法を提供する。

【解決手段】 読み出し制御部に各キューからスイッチ部へのセル読み出し優先度の対応づけを決めるための遅延品質クラス品質設定テーブルを設け、前記の遅延品質クラス設定テーブルを各キューからスイッチ部へセル送信することに変更可能とする変更手段を備えている。スイッチ部へセルを送信するキューを選択する時にセルが蓄積されているキューのうち遅延品質クラス設定テーブルに設定されたセル読み出し優先度が高いキューを選択し、選択されたキューからセルを読み出して送信する優先順位決定手段を備えている。



【特許請求の範囲】

【請求項 1】 ATMセル交換を行う出力バッファ型 ATMスイッチと、入力バッファ部とを備え、前記入力バッファ部は、前記スイッチの前段の入力ポートに位置し、スイッチ出力ポートと前記スイッチへのセル読み出し優先クラスごとに論理分割されるセルを一時保存するキューと、入力されるセルをセルに付加されたルーティング情報よりスイッチ出力ポート番号と読み出し優先クラス番号を識別し、該当するキューにキューイングする書き込み制御手段と、状態制御テーブルに基づいて、前記スイッチへのセル送信タイミングごとにセルが蓄積されているキューで読み出し優先順位が一番高いキューを選択し、その読み出し優先クラスで 1 つのキューにしかセルがないときは、そのキューからスイッチへセルを読み出して送信を行い、その読み出し優先クラスでスイッチ出力ポート番号が異なる複数のキューにセルがある場合は、回転優先方式で 1 つのキューを選択して、そのキューからスイッチへセルを読み出して送信するとともに、スイッチへセル送信するタイミングで全てのキューにセルがないときにスイッチへ空きセルを送信する読み出し制御手段とを有する ATMセルバッファ回路において、前記読み出し制御手段は、セル読み出し優先クラス番号ごとにセル読み出し優先度を設定する遅延品質クラス設定テーブルと、前記スイッチへのセル送信タイミングごとに前記遅延品質クラス設定テーブルの値を変更するテーブル値変更手段と、前記遅延品質クラス設定テーブルと前記状態制御テーブルとに基づいて読み出しの優先順位を決める読み出し優先順位決定手段とを備えていることを特徴とする ATMセルバッファ回路。

【請求項 2】 請求項 1 記載の ATMセルバッファ回路において、前記スイッチへのセル送信時間内に、前記遅延品質クラス設定テーブルを変更するタイムスロットと、前記スイッチ部へセルを送信するキューを選択するタイムスロットが時分割に設けられていることを特徴とする ATMセルバッファ回路。

【請求項 3】 ATMセル交換を行う出力バッファ型 ATMスイッチの前段の入力ポートにおいて、スイッチ出力ポートと前記スイッチへのセル読み出し優先クラスごとに論理分割されるセルをキューに一時保存することと、入力されるセルをセルに付加されたルーティング情報よりスイッチ出力ポート番号と読み出し優先クラス番号を識別し、該当するキューにキューイングすることと、状態制御テーブルに基づいて、前記スイッチへのセル送信タイミングごとにセルが蓄積されているキューで読み出し優先順位が一番高いキューを選択し、その読み出し優先クラスで 1 つのキューにしかセルがないときは、そのキューからスイッチへセルを読み出して送信を行い、その読み出し優先クラスでスイッチ出力ポート番号が異なる複数のキューにセルがある場合は、回転優先方式で 1 つのキューを選択して、そのキューからスイ

ッチへセルを読み出して送信するとともに、スイッチへセル送信するタイミングで全てのキューにセルがないときにスイッチへ空きセルを送信することとを有する ATM交換機の優先順位任意割付方法であって、遅延品質クラス設定テーブルを設けて、セル読み出し優先クラス番号ごとにセル読み出し優先度を設定することと、前記スイッチへのセル送信タイミングごとに前記遅延品質クラス設定テーブルの値を変更することとを備えていることを特徴とする ATM交換機における優先順位任意割付方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、ATMセル交換装置に関し、特に輻輳発生時に ATMセル送信優先制御を行う ATMセルバッファ回路及び ATM交換機の優先順位任意割付方法に関する。

【0002】

【従来の技術】 従来、この種の ATMセルバッファ回路は、たとえば特開平 7-297840 号公報（以下、従来技術 1 と呼ぶ）に示されるように、ATM交換機において、スイッチ部の前段の入力回線部に配置され、コネクション毎に要求されるセル廃棄率とセル伝達遅延時間制限に合わせ、ATM交換機内でのセル廃棄率の低減とセル伝達遅延の制御をすることを目的に用いられている。

【0003】 図 3 は、従来技術による ATMセルバッファ回路の一例を示すブロック図である。図 3 に示すように、ATMバッファ回路は、入力バッファ部 105 と出力バッファ型 ATMスイッチ 101 とを備えている。出力バッファ型 ATMスイッチ 101 は入力されたセルに格納されたルーティング情報（出力ポート番号など）に基づき交換接続するとともに、出力側の伝送容量などに合わせてセルの出力を行う。

【0004】 また、入力バッファ部 105 はそれぞれの回線と出力バッファ型 ATMスイッチ 101 との間に各回線ごとに設けられ、入力セルに付加された廃棄品質クラスおよび遅延品質クラスに基づき優先制御を行う。

【0005】 出力バッファ型 ATMスイッチ 101 は、スイッチ部 102 と、出力バッファ部 103 と、各出力バッファ部に接続された輻輳監視部 104 とを備えている。

【0006】 スwitch部 102 は、各入力ポートから受信したセルを、そのセルに付加されているルーティング情報に基づき所定の出力ポートに交換接続（セルフ・スイッチング）を行う。

【0007】 また、出力バッファ部 103 は、スイッチ部 102 の各出力ポートごとに設けられ、内部に遅延品質クラスに基づく優先順位別に複数のバッファメモリを有する。

【0008】 また、輻輳監視部 104 は、各出力バッ

ァ部103ごとに設けられ、各出力バッファ部103内のバッファメモリに蓄積されているセルの蓄積量が、所定のしきい値を超えた場合に、出力バッファしきい値超過信号（以下、S_oと呼ぶ）の出力を行う。

【0009】入力バッファ部105は、書き込み制御部107と、キュー106と、読み出し制御部108とを備えている。キュー106は、バッファメモリ内に遅延品質クラスおよびスイッチ部102の出力ポートごとに仮想的に設けられ、入力セルを一時的に格納する論理キューである。

【0010】また、書き込み制御部107は、各キュー106内のセル蓄積量に基づき、入力セルを入力セルに付加されている遅延品質クラスおよび出力ポート番号に対応するキュー106に書き込みを行う。

【0011】また、読み出し制御部108は、各キュー106内のセル蓄積量および輻輳監視部104からの出力バッファしきい値超過信号（S_o）に基づき、所定のキュー106からセルを読み出しスイッチ部102に送信する。

【0012】図4は、図3のATMセルバッファ回路における遅延品質クラスに基づく読み出し優先順位を示す説明図である。図4を参照すると、入力セルに付加された廃棄品質クラスおよび遅延品質クラスは、優先クラスCL(x, y)の行列によって表わされる。この場合、入力セルに付加されている廃棄品質クラスxが小さいほど廃棄されやすくなり、廃棄率が大きく、また廃棄品質クラスxが大きいほど廃棄されにくくなり廃棄率が小さくなっていることを示している。また遅延品質クラスyが小さいほど読み出されにくくなり遅延時間が大きくなり、また遅延品質クラスyが大きいほど読み出されやすくなり遅延時間が小さくなることを示している。

【0013】次に図4を用いて、図3の入力バッファ部105の読み出し制御部108の動作の説明を行う。各入力バッファ部105ごとに、キュー106は、(スイッチ部102の出力ポート数：N) × (初期遅延品質クラス数：y-2) に論理的に分割されている。図4における遅延品質クラスを1から4までとすると、各キュー106の初期遅延品質クラスは、ATMスイッチが初期設定時に2か3に固定的に決められ変更することはできない。

【0014】読み出し制御部108は、状態制御テーブルを持ち、各キュー106に蓄積されたセル数がしきい値を超過すると遅延品質クラスの2から3又は3から4に1クラス上げ、輻輳監視部104より出力バッファしきい値超過信号を受信している出力ポートのキュー106の遅延品質クラスの1に下げる制御を行い、セルの読み出しは遅延品質クラスの4, 3, 2の順にセルが蓄積されているキュー106があるか否かを確認し、セルがあるときはそのクラスのキュー106のセルの読み出しを行う。同じ遅延品質クラスでセルがあるキュー106

が複数ある場合は、回転優先制御により平等に1つのキュー106を選択し、そのキュー106からセルを読み出す。遅延品質クラスが4, 3, 2のキュー106にセルがなく、遅延品質クラスが1のキュー106にセルがある場合でも遅延品質が1のキュー106からのセルの読み出しは行わず、その場合は、空セルをスイッチ部102に送信する。

【0015】

【発明が解決しようとする課題】しかし、上記従来技術によるATMセルバッファ回路においては、スイッチ部102前段のATMセルバッファ機能を有する各キュー106のスイッチ部102へのセル読み出し優先度の位置づけが固定となっているので、装置の持っている遅延品質クラスをすべて使わずにサービスを行っている状態で、新たな遅延品質クラスのサービスを追加する場合、すでにサービスを行っている遅延品質クラスに対して、前記の未使用の遅延品質クラスを追加したい遅延品質クラスと合わない場合、すでにサービスを行っている遅延品質クラスのサービスの一時停止、コネクションのルーティングのやり直しが必要になるという欠点を有した。

【0016】更に、具体的に説明すると、図3のキュー106が遅延品質クラスが3クラスと仮定し、それぞれの遅延品質クラスをQ_{os}#1, Q_{os}#2, Q_{os}#3と呼ぶことにする。遅延品質クラスが3クラスとすると図4における読み出し制御部108で管理する遅延品質クラスyは1から5, 3クラスの遅延品質クラスに与えられる初期遅延品質クラスが2から4の値となる。

【0017】サービス開始時に、3つある遅延品質クラスのうち2つの遅延品質クラスしか使用する必要がなく、未使用となる遅延品質クラスが追加されるときに既存の2つの遅延品質クラスに対してどのような優先づけになるか分からない場合、2から4の初期遅延品質クラスのうちの2クラスを使えばよいという条件は決まらないので、読み出し優先度の低い2の遅延品質クラスを未使用とし、3と4の遅延品質クラスを使用するものとする。

【0018】従来の技術の場合、Q_{os}#1, Q_{os}#2, Q_{os}#3と2から4の初期遅延品質クラス値の対応は、固定でQ_{os}#1の初期遅延品質クラスが2, Q_{os}#2の初期遅延品質クラスが3, Q_{os}#3の初期遅延品質クラスが4で変更出来ない。そのため、例えば既にサービスを行っている初期遅延品質クラスが3のQ_{os}#2でスイッチ出力ポート0行きのキュー106, スwitch出力ポート1行きのキュー106, スwitch出力ポート2行きのキュー106に、それぞれ100本の計300本のコネクションがルーティングされ、サービスが行われているとすると、既にサービスを行っている2つの遅延品質クラスの間の遅延品質クラスのサービスを開始するには、前記の300本すべてのサービス(セル導通)を一時停止し、前記300本のコネクションを

初期遅延品質クラスが2のQoS #1でスイッチ出力ポート0行きのキュー106, スwitch出力ポート1行きのキュー106, スwitch出力ポート2行きのキュー106にルーティングを設定し直した後にサービス(セル導通)の再開をし, それから初期遅延品質が3のQoS #2で各スイッチ出力ポート行きのキュー106に新しいサービスのコネクションをルーティングを設定して, 新しいサービスの開始という手順が必要であった。

【0019】そこで, 本発明の技術的課題は, 装置の持っている遅延品質クラスをすべて使わずにサービスを行っている状態で, 新たな遅延品質クラスのサービスを追加する場合に既存の遅延品質クラスに対して, どのような位置づけとなる遅延品質クラスのサービスであっても既存のサービスを停止させることなくサービス追加を行うことの出来るATMセルバッファ回路及びATM交換機における優先順位任意割付方法を提供することにある。

【0020】

【課題を解決するための手段】本発明によれば, ATMセル交換を行う出力バッファ型ATMスイッチと, 入力バッファ部とを備え, 前記入力バッファ部は, 前記スイッチの前段の入力ポートに位置し, スwitch出力ポートと前記スイッチへのセル読み出し優先クラスごとに論理分割されるセルを一時保存するキューと, 入力されるセルをセルに付加されたルーティング情報よりスイッチ出力ポート番号と読み出し優先クラス番号を識別し, 該当するキューにキューイングする書き込み制御手段と, 状態制御テーブルに基づいて, 前記スイッチへのセル送信タイミングごとにセルが蓄積されているキューで読み出し優先順位が一番高いキューを選択し, その読み出し優先クラスで1つのキューにしかセルがないときは, そのキューからスイッチへセルを読み出して送信を行い, その読み出し優先クラスでスイッチ出力ポート番号が異なる複数のキューにセルがある場合は, 回転優先方式で1つのキューを選択して, そのキューからスイッチへセルを読み出して送信するとともに, スwitchへセル送信するタイミングで全てのキューにセルがないときにスイッチへ空きセルを送信する読み出し制御手段とを有するATMセルバッファ回路において, 前記読み出し制御手段は, セル読み出し優先クラス番号ごとにセル読み出し優先度を設定する遅延品質クラス設定テーブルと, 前記スイッチへのセル送信タイミングごとに前記遅延品質クラス設定テーブルの値を変更するテーブル値変更手段と, 前記遅延品質クラス設定テーブルと前記状態制御テーブルとに基づいて読み出しの優先順位を決める読み出し優先順位決定手段とを備えていることを特徴とするATMセルバッファ回路が得られる。

【0021】ここで, 本発明において, 前記ATMセルバッファ回路において, 前記スイッチへのセル送信時間内に, 前記遅延品質クラス設定テーブルを変更するタイ

ムスロットと, 前記スイッチ部へセルを送信するキューを選択するタイムスロットが時分割に設けられていることが好ましい。

【0022】また, 本発明によれば, ATMセル交換を行う出力バッファ型ATMスイッチの前段の入力ポートにおいて, スwitch出力ポートと前記スイッチへのセル読み出し優先クラスごとに論理分割されるセルをキューに一時保存することと, 入力されるセルをセルに付加されたルーティング情報よりスイッチ出力ポート番号と読み出し優先クラス番号を識別し, 該当するキューにキューイングすることと, 状態制御テーブルに基づいて, 前記スイッチへのセル送信タイミングごとにセルが蓄積されているキューで読み出し優先順位が一番高いキューを選択し, その読み出し優先クラスで1つのキューにしかセルがないときは, そのキューからスイッチへセルを読み出して送信を行い, その読み出し優先クラスでスイッチ出力ポート番号が異なる複数のキューにセルがある場合は, 回転優先方式で1つのキューを選択して, そのキューからスイッチへセルを読み出して送信するとともに, スwitchへセル送信するタイミングで全てのキューにセルがないときにスイッチへ空きセルを送信することとを有するATM交換機の優先順位任意割付方法であって, 遅延品質クラス設定テーブルを設けて, セル読み出し優先クラス番号ごとにセル読み出し優先度を設定することと, 前記スイッチへのセル送信タイミングごとに前記遅延品質クラス設定テーブルの値を変更することとを備えていることを特徴とするATM交換機の優先順位任意割付方法が得られる。

【0023】

【発明の実施の形態】以下, 本発明の実施の形態について説明する。

【0024】本発明の実施の形態によるATMセルバッファ回路は, 図3の入力バッファ部105のATMスイッチの読み出し制御108内に, 図4の遅延品質クラスに基づく優先順位の読み出し制御機能に加え, 更に, 図1に示す遅延品質クラス設定テーブルをもつ点で従来技術とは異なる。ここで, 図3及び図4の構成については, 従来技術で説明した構成と同じ構成であるので説明を省略する。

【0025】図1を参照すると, 遅延品質クラス設定テーブルは, (スイッチ部102の出力ポート数: N) × (遅延品質クラス数: y - 2) に論理的に分割される各入力バッファ部105内のキュー106の各遅延品質クラス毎の読み出し優先順位を決めるテーブルで, テーブルの値は2からy - 1の値で任意に変更可能な構成とし, テーブルの値は, 図4における初期遅延品質クラスに反映される。

【0026】読み出し制御部108は, スwitch部102へセルを送信するキュー106を選択する時に, 図4の遅延品質クラスに基づく優先順位の読み出し制御機能

10

20

30

40

50

に加え、セルが蓄積されているキュー106のうち図1に示す遅延品質クラス設定テーブルに設定されたセル読み出し優先度が高いキュー106を選択し、選択されたキュー106からセルを読み出して送信する優先順位決定手段を備えている。

【0027】次に、本発明の実施の形態によるATMセルバッファ回路の動作について、説明する。

【0028】図3のキュー106が遅延品質クラスが3クラスと仮定し、それぞれの遅延品質クラスをQos #1, Qos #2, Qos #3と呼ぶことにする。遅延品質クラスが3クラスとすると、図4における読み出し制御部108で管理する遅延品質クラスyは1から5、3クラスの遅延品質クラスに与えられる初期遅延品質クラスが2から4の値となる。

【0029】読み出し制御部108は、サービス開始時に、3つある遅延品質クラスのうち2つの遅延品質クラスしか使用する必要がなく、未使用となる遅延品質クラスが追加されるときに既存の2つの遅延品質クラスに対してどのような優先づけになるか分からない場合、2から4の初期遅延品質クラスのうちの2クラスを使えばよいという条件は決まらないので、読み出し優先度の低い2の遅延品質クラスを未使用とし、3と4の遅延品質クラスを使用するものとする（読み出し優先順位決定手段）。

【0030】図2は本発明の実施の形態によるATMセルバッファ回路の動作説明に供せられる図である。図2に示すように、本発明の実施の形態によるATMセルバッファ回路では、各入力バッファ部105からスイッチ部102へ1セル送信時間内に図1の遅延品質クラス設定テーブルを変更するタイムスロットとスイッチ部102へセルを送信するキュー106を選択するタイムスロットとを時分割に設けることにより、読み出し優先順位決定手段のスイッチ部102へのセル送信するキュー106の選択に影響を与えずに遅延品質クラス設定テーブルの値を任意に設定変更可能とする機能（変更手段）を持つ。

【0031】従って、図1の遅延品質クラス設定テーブルの値は初期状態としてQos #1, Qos #2, Qos #3と2から4の初期遅延品質クラス値の対応は、固定でQos #1の初期遅延品質クラスが2, Qos #2の初期遅延品質クラスが3, Qos #3の初期遅延品質クラスが4となっていて、各Qosに対応するキュー106の初期遅延品質クラスは任意に設定変更可能なので、初期遅延品質クラスが3のQos #2でスイッチ出力ポート0行きのキュー106、スイッチ出力ポート1行きのキュー106、スイッチ出力ポート2行きのキュー

106にそれぞれ100本の計300本の接続がルーティングされ、既にサービスが行われていても、遅延品質クラス設定テーブル値のQos #2の初期遅延品質を3から2に、Qos #1の初期遅延品質クラスを2から3に変更した後、新しいサービスの接続をQos #1の各スイッチ出力ポート行きのキュー106にルーティングの設定を行いサービスを開始することで、既存の2つの遅延品質クラスの間の新しいサービスの追加を行うことができる。

【0032】

【発明の効果】以上、説明したように、本発明によれば、各キューからスイッチ部へのセルへのセル読み出し優先度を任意に変更可能となる。このため、追加を行いたい遅延品質サービスに合わせて未使用のキューのセル読み出し優先度を既に使用しているセル読み出し優先度のキューに対して任意のセル読み出し優先度を与えることが出来るので、すでに行っているサービスに影響を与えることなく、任意の遅延品質クラスのサービスを追加することが可能となるATMセルバッファ回路を提供することができる。

【0033】また、本発明によれば、装置の持っている遅延品質サービスの数の範囲内であれば、いつでも、既存の遅延サービスクラスに対してどのような位置づけでも追加でき、このため、遅延品質サービスクラスを段階的に提供する場合に提供順と遅延品質サービスのクラスの相互関係を決めておく必要がなくなるATMセルバッファ回路を提供することができる。

【図面の簡単な説明】

【図1】遅延品質クラス設定テーブルの構成を示す図である。

【図2】読み出し制御部108の内部動作とスイッチ部102へのセル送信の関係を示すタイミングチャート図である。


【図3】従来技術による出力バッファ型ATMスイッチのブロック構成図である。

【図4】図3の遅延品質クラスに基づく読み出し優先順位を示す図である。


【符号の説明】

101	出力バッファ型ATMスイッチ
102	スイッチ部
103	出力バッファ部
104	輻輳監視部
105	入力バッファ部
106	キュー
107	書き込み制御部
108	読み出し制御部


【図1】



【図2】



【図3】



【図4】

